بسمه تعالی

دانشگاه صنعتی شریف – دانشکده مهندسی کامپیوتر

پیش گزارش آزمایشگاه مدار منطقی

آزمایش سوم – پالس ژنراتور با فرکانس متغیر

اعضای گروه	حمیدرضا فرقدانی (404106163) – علی امیرآبادی زاده – کامیار حقیقت دوست
نام استاد	دکتر انصاری
گروه	گروه 7 – دوشنبه ساعت 13:00 تا 16:00
نرم‌افزار شبیه‌سازی	Proteus ISIS
تراشه‌های اصلی	NE555 (تایمر) – 7404 (شش معکوس‌کننده TTL)

فهرست مطالب

1. مقدمه و مبانی نظری
2. ابزار و قطعات مورد نیاز
3. بلوک دیاگرام و استدلال طراحی
4. شرح آزمایش، طراحی و نتایج شبیه‌سازی (بخش‌های الف تا ه)
5. پین‌دیاگرام طرح نهایی و تغییرات
6. نتایج مورد انتظار و جمع‌بندی
7. منابع

۱. مقدمه و مبانی نظری

۱-۱. هدف آزمایش

هدف از این آزمایش، طراحی یک پالس ژنراتور (مولد پالس ساعت) با فرکانس متغیر به کمک تراشهٔ تایمر 555 و سپس استفاده از همین پالس برای اندازه‌گیری تأخیر انتشار (Propagation Delay) گیت‌های NOT تراشهٔ 7404 است. در این پیش‌گزارش ابتدا مدار هر بخش در نرم‌افزار Proteus بسته شده، محاسبات انتخاب مقاومت‌ها و خازن آورده شده و شکل‌موج‌های مورد انتظار با شبیه‌سازی به دست آمده‌اند.

۱-۲. ساختار داخلی تراشهٔ ۵۵۵

تراشهٔ 555 از یک تقسیم‌کنندهٔ ولتاژ با سه مقاومت مساوی (حدود 5 kΩ)، دو مقایسه‌گر، یک فلیپ‌فلاپ SR، یک ترانزیستور تخلیه (Discharge) و یک طبقهٔ خروجی تشکیل شده است. تقسیم‌کنندهٔ مقاومتی دو ولتاژ مرجع 2/3 Vcc (برای مقایسه‌گر Threshold) و 1/3 Vcc (برای مقایسه‌گر Trigger) می‌سازد. وقتی ولتاژ پایهٔ TH از 2/3 Vcc بیشتر شود فلیپ‌فلاپ ریست شده، خروجی صفر و ترانزیستور تخلیه روشن می‌شود؛ وقتی ولتاژ پایهٔ TR از 1/3 Vcc کمتر شود فلیپ‌فلاپ ست شده، خروجی یک و ترانزیستور تخلیه خاموش می‌شود.

پایه	نام	کاربرد در این آزمایش
1	GND	زمین
2	TRIG	به ولتاژ خازن وصل است؛ شروع شارژ در Vc = 1/3 Vcc
3	OUT	خروجی پالس
4	RESET	فعال‌پایین؛ به Vcc وصل می‌شود تا غیرفعال باشد
5	CV	ولتاژ کنترل؛ با خازن 10 nF به زمین وصل می‌شود تا نویز روی مرجع 2/3 Vcc کم شود
6	THRES	به ولتاژ خازن وصل است؛ شروع دشارژ در Vc = 2/3 Vcc
7	DISCH	محل اتصال Ra و Rb؛ مسیر تخلیهٔ خازن از طریق Rb
8	VCC	تغذیهٔ +5 V

۱-۳. حالت آستابل و روابط طراحی

در حالت آستابل (مطابق شکل ۱ دستورکار) خازن C از طریق Ra + Rb شارژ و از طریق Rb و ترانزیستور تخلیه دشارژ می‌شود و ولتاژ آن همواره بین 1/3 Vcc و 2/3 Vcc نوسان می‌کند. در زمان شارژ داریم:

$$V_C(t) = V_{CC} - (V_{CC} - V_{CC}/3)\cdot e^{-t/(R_A+R_B)C}$$

$$V_C(t_H) = 2V_{CC}/3 \;\Rightarrow\; t_H = \ln 2 \cdot (R_A + R_B)\cdot C \approx 0.693\,(R_A + R_B)\,C$$

به همین ترتیب برای زمان دشارژ (پایین بودن خروجی) و دوره تناوب داریم:

$$t_L = 0.693 \cdot R_B \cdot C$$
$$T = t_H + t_L = 0.693\,(R_A + 2R_B)\,C \quad , \quad f = 1.443 / ((R_A + 2R_B)\,C)$$
$$\text{Duty Cycle} = t_H / T = (R_A + R_B) / (R_A + 2R_B) \;>\; 50\%$$

نکتهٔ مهم آن است که tL فقط به Rb و C وابسته است و همیشه tH > tL است؛ یعنی مدار آستابل ساده نمی‌تواند پالسی با tL > tH بسازد. از این نکته در بخش‌های ج و د استفاده می‌شود.

۱-۴. تأخیر انتشار


تأخیر انتشار، فاصلهٔ زمانی بین رسیدن ولتاژ ورودی به سطح مرجع و رسیدن ولتاژ خروجی به همان سطح است. برای خانوادهٔ TTL این سطح مرجع 1.5 V در نظر گرفته می‌شود. دو نوع تأخیر داریم: tPHL (یا tpd-) برای تغییر خروجی از «۱» به «۰» و tPLH (یا tpd+) برای تغییر خروجی از «۰» به «۱». این دو لزوماً برابر نیستند و میانگین آن‌ها تأخیر متوسط گیت است:

$$t_{pd} = (t_{PLH} + t_{PHL}) / 2$$

۲. ابزار و قطعات مورد نیاز

قطعه	تعداد	توضیح
تراشهٔ NE555	1	U1 – تایمر (در Proteus: 555)
تراشهٔ 7404 (یا 74LS04)	2	U2 و U3 – در مجموع ۱۲ معکوس‌کننده (۱ عدد برای بخش د و ۱۱ عدد برای بخش ه)
مقاومت 11.5 kΩ	1	Ra برای بخش‌های الف تا ج (جایگزین E24: 12 kΩ)
مقاومت 1.43 kΩ	2	Rb و Ra بخش د (جایگزین E24: 1.5 kΩ)
پتانسیومتر 100 kΩ	1	RV1 – تغییر فرکانس در بخش ج
خازن 1 nF (کد 102)	1	C1 – خازن زمان‌بندی
خازن 10 nF (کد 103)	1	C2 – روی پایهٔ CV
منبع تغذیه، اسیلوسکوپ دوکاناله، برد بورد	–	تغذیهٔ 5 V DC؛ در Proteus از Oscilloscope مجازی استفاده می‌شود

۳. بلوک دیاگرام و استدلال طراحی



شکل ۱ – بلوک دیاگرام طرح پیشنهادی

طرح از پنج بلوک تشکیل شده است: منبع تغذیه، مولد پالس آستابل با 555، یک معکوس‌کننده برای ساخت شکل‌موج ثانویه، زنجیرهٔ یازده‌تایی معکوس‌کننده‌ها برای اندازه‌گیری تأخیر و اسیلوسکوپ. دلایل انتخاب‌های طراحی به شرح زیر است:

- **انتخاب خازن C = 1 nF:** زمان‌های مورد نیاز در حد میکروثانیه هستند و دستورکار مقاومت‌های بزرگ‌تر از 1 kΩ را لازم می‌داند. با C = 1 nF مقاومت‌ها در محدودهٔ کیلواهم قرار می‌گیرند. خازن کوچک‌تر (مثلاً 100 pF) نسبت به ظرفیت پراکندهٔ برد بورد (چند پیکوفاراد) حساس‌تر است.
- **تعیین Rb از روی tL:** چون tL فقط به Rb وابسته است، ابتدا Rb و سپس Ra از روی tH محاسبه می‌شود.
- **پتانسیومتر سری با Ra:** با این کار فقط tH تغییر می‌کند و tL ثابت می‌ماند، که خواستهٔ بخش ج است.
- **استفاده از معکوس‌کننده در بخش د:** چون آستابل ساده همیشه tH > tL می‌دهد، شکل‌موج معکوس ساخته و از یک گیت NOT عبور داده می‌شود.
- **زنجیرهٔ ۱۱ گیتی:** تأخیر یک گیت حدود 10 ns است که روی اسکوپ به‌سختی دیده می‌شود. با سری کردن گیت‌ها تأخیر جمع شده و دقت اندازه‌گیری بالا می‌رود. خروجی گیت دهم هم‌فاز با ورودی است و خروجی گیت یازدهم برای جدا کردن tPHL و tPLH استفاده می‌شود.

۴. شرح آزمایش، طراحی و نتایج شبیه‌سازی

الف) طراحی مولد پالس اولیه

طبق شکل ۲ دستورکار، پالس خروجی باید دوره تناوب 10 µs داشته باشد و در هر دوره به مدت 1 µs صفر باشد؛ بنابراین tL = 1 µs، tH = 9 µs و فرکانس 100 kHz است. ابتدا در Proteus یک منبع 5 V، تراشهٔ 555، دو مقاومت، دو خازن و اسیلوسکوپ مجازی قرار دادیم، پایه‌های 4 و 8 را به Vcc و پایهٔ 1 را به زمین وصل کردیم. کانال A اسکوپ به خروجی (پایهٔ 3) و کانال B به ولتاژ خازن وصل شد (شکل ۲).

محاسبات انتخاب مقاومت‌ها و خازن

$$C = 1\ \text{nF}$$


$$t_L = 0.693\ R_B\ C = 1\ \mu s\ \Rightarrow\ R_B = 1\ \mu s\ /\ (0.693 \times 1\ \text{nF}) = 1.443\ k\Omega\ \rightarrow\ R_B = 1.43\ k\Omega$$

$$t_H = 0.693\ (R_A + R_B)\ C = 9\ \mu s\ \Rightarrow\ R_A + R_B = 12.99\ k\Omega$$


$$R_A = 12.99 - 1.43 = 11.56\ k\Omega\ \rightarrow\ R_A = 11.5\ k\Omega$$

$$\text{Check: } t_H = 8.96\ \mu s\ ,\ t_L = 0.99\ \mu s\ ,\ T = 9.95\ \mu s\ ,\ f = 100.5\ kHz\ ,\ D = 90.0\%$$

هر دو مقاومت از 1 kΩ بزرگ‌ترند و شرط دستورکار برقرار است. اگر مقاومت‌های 1% در دسترس نباشند، با مقادیر استاندارد Rb = 1.5 kΩ و Ra = 12 kΩ داریم tL = 1.04 µs و tH = 9.36 µs و f = 96.2 kHz که خطای آن حدود 4% است.



شکل ۲ – شماتیک مدار بخش الف در Proteus (کانال A: خروجی، کانال B: ولتاژ خازن)



شکل ۳ – شکل‌موج خروجی (بالا) و ولتاژ خازن (پایین) در حالت ماندگار


کمیت	مقدار مطلوب	محاسبه	شبیه‌سازی
tH	9 µs	8.96 µs	8.97 µs
tL	1 µs	0.99 µs	0.99 µs
f	100 kHz	100.5 kHz	100.4 kHz

ب) مشاهدهٔ ولتاژ خازن

کانال B اسیلوسکوپ به دو سر خازن C1 (پایه‌های 2 و 6) وصل است. همان‌طور که در شکل ۴ دیده می‌شود، در لحظهٔ روشن شدن مدار خازن از صفر شروع به شارژ می‌کند و اولین پالس بلندتر است ($t = \tau \cdot \ln 3 \approx 14.2\ \mu s$)؛ پس از آن ولتاژ خازن فقط بین دو سطح مرجع نوسان می‌کند:

کمیت	مقدار تئوری	شبیه‌سازی	نتیجه
حداقل ولتاژ خازن	(Trigger) Vcc/3 = 1.67 V	1.67 V	برابر سطح Trigger
حداکثر ولتاژ خازن	2Vcc/3 = 3.33 V (Threshold)	3.33 V	برابر سطح Threshold

بنابراین ولتاژ خازن در محدودهٔ بین ولتاژ Trigger و Threshold قرار دارد. شارژ از طریق Ra + Rb (ثابت زمانی 12.93 µs) آهسته و دشارژ از طریق Rb (ثابت زمانی 1.43 µs) سریع است و به همین دلیل شکل‌موج خازن نامتقارن است.



شکل ۴ – ولتاژ خازن از لحظهٔ روشن شدن مدار به همراه سطوح Trigger و Threshold

ج) پالس ژنراتور با فرکانس متغیر

یک پتانسیومتر RV1 به‌طور سری با Ra قرار دادیم (شکل ۵). چون مسیر دشارژ فقط از Rb می‌گذرد، tL همان 1 µs باقی می‌ماند و فقط tH تغییر می‌کند. فرکانس باید بین 20 kHz و 100 kHz قابل تنظیم باشد:

محاسبهٔ مقدار پتانسیومتر


$$f = 1.443 / ((R_A + R_P + 2R_B)\,C)$$

$$f_{max}\,(R_P = 0) = 1.443 / (14.36\ k\Omega \times 1\ nF) = 100.5\ kHz$$

$$f = 20\ kHz \;\Rightarrow\; R_A + R_P + 2R_B = 72.13\ k\Omega \;\Rightarrow\; R_P = 57.8\ k\Omega$$

$$R_{P,max} = 100\ k\Omega \;\Rightarrow\; f_{min} = 12.6\ kHz \quad (\text{range: } 12.6\ kHz \ldots 100.5\ kHz)$$


پتانسیومتر استاندارد 100 kΩ انتخاب شد که کل محدودهٔ 20 تا 100 kHz را پوشش می‌دهد. پتانسیومتر 50 kΩ کافی نیست، چون کمترین فرکانس آن 22.4 kHz می‌شود.




شکل ۵ – شماتیک مدار بخش ج در Proteus با پتانسیومتر RV1 = 100 kΩ سری با R1

f	T	tL	tH	Rp
100.5 kHz	9.95 µs	0.99 µs	8.96 µs	0.0 kΩ
74.5 kHz	13.42 µs	0.99 µs	12.43 µs	5.0 kΩ
59.2 kHz	16.89 µs	0.99 µs	15.89 µs	10.0 kΩ
42.0 kHz	23.82 µs	0.99 µs	22.83 µs	20.0 kΩ
32.5 kHz	30.75 µs	0.99 µs	29.76 µs	30.0 kΩ
26.5 kHz	37.68 µs	0.99 µs	36.69 µs	40.0 kΩ
22.4 kHz	44.61 µs	0.99 µs	43.62 µs	50.0 kΩ
20.0 kHz	50.00 µs	0.99 µs	49.01 µs	57.8 kΩ
16.1 kHz	61.94 µs	0.99 µs	60.95 µs	75.0 kΩ
12.6 kHz	79.27 µs	0.99 µs	78.28 µs	100.0 kΩ

جدول ۱ – تغییرات زمان‌ها و فرکانس بر حسب مقاومت پتانسیومتر (tL ثابت است)



شکل ۶ – فرکانس خروجی بر حسب مقاومت پتانسیومتر؛ ناحیهٔ سبز محدودهٔ مورد نیاز است



شکل ۷ – خروجی در دو انتهای محدوده: Rp = 0 (حدود 100 kHz) و Rp = 57.8 kΩ (20 kHz)

د) ساخت شکل‌موج ثانویه

طبق شکل ۳ دستورکار، دوره تناوب پالس ثانویه 3 µs است و طبق متن دستورکار باید tL > tH باشد؛ یعنی tH = 1 µs و tL = 2 µs. چون آستابل ساده همیشه tH > tL می‌دهد، ابتدا معکوس این شکل‌موج (tH = 2 µs و tL = 1 µs، یعنی همان ظاهری که در شکل ۳ دستورکار رسم شده) با 555 ساخته و سپس از گیت U2:A تراشهٔ 7404 عبور داده شد (شکل ۸).

محاسبات


$$C = 1\ \text{nF}\ ,\quad t_{L(555)} = 0.693\ R_B\ C = 1\ \mu\text{s}\ \Rightarrow\ R_B = 1.43\ \text{k}\Omega$$

$$t_{H(555)} = 0.693\ (R_A + R_B)\ C = 2\ \mu\text{s}\ \Rightarrow\ R_A + R_B = 2.886\ \text{k}\Omega\ \Rightarrow\ R_A = 1.43\ \text{k}\Omega$$


$$555{:}\ t_H = 1.98\ \mu\text{s}\ ,\ t_L = 0.99\ \mu\text{s}\ ,\ T = 2.97\ \mu\text{s}\ ,\ f = 336\ \text{kHz}$$

$$\text{after 7404}{:}\ t_H = 0.99\ \mu\text{s}\ ,\ t_L = 1.98\ \mu\text{s}$$

راه دیگر، قرار دادن یک دیود موازی با Rb است تا خازن فقط از Ra شارژ شود. ما روش پیشنهادی دستورکار (معکوس‌کننده) را انتخاب کردیم، چون خروجی آن مستقیماً برای ورودی زنجیرهٔ بخش ه استفاده می‌شود. ولتاژ خروجی «۱» تراشهٔ NE555 در تغذیهٔ 5 V حدود 3.3 V است که از VIH = 2 V تراشهٔ 7404 بیشتر است و مشکلی در اتصال وجود ندارد.




شکل ۸ – شماتیک مدار بخش د در Proteus: Ra = Rb = 1.43 kΩ و معکوس‌کنندهٔ U2:A



شکل ۹ – خروجی 555 (بالا) و خروجی معکوس‌کننده (پایین)؛ شکل‌موج نهایی tH = 1 µs و tL = 2 µs دارد

ه) اندازه‌گیری تأخیر انتشار گیت NOT

یازده گیت NOT (پنج گیت باقی‌ماندهٔ U2 و شش گیت U3) پشت سر هم بسته شدند و خروجی بخش د به ورودی گیت اول داده شد (شکل ۱۰). کانال A اسکوپ به ورودی گیت اول، کانال B به خروجی گیت دهم و کانال C به خروجی گیت یازدهم وصل شد. چون تعداد معکوس‌کننده‌ها تا گیت دهم زوج است، خروجی گیت دهم همان ورودی است که به اندازهٔ ده تأخیر جابه‌جا شده است.



شکل ۱۰ – شماتیک زنجیرهٔ یازده‌تایی گیت‌های NOT در Proteus (دو تراشهٔ 7404)


در لبهٔ بالارونده‌ٔ ورودی، گیت‌های فرد از «۱» به «۰» و گیت‌های زوج از «۰» به «۱» می‌روند؛ پس در خروجی گیت دهم هر دو نوع تأخیر پنج بار جمع می‌شوند و از خروجی گیت دهم به‌تنهایی نمی‌توان tPHL و tPLH را جدا کرد. برای جدا کردن آن‌ها از خروجی گیت یازدهم هم استفاده می‌کنیم:

$$\Delta_{10} = 5\ t_{PHL} + 5\ t_{PLH} = 10\ t_{pd}$$

$$\text{input rising:}\quad \Delta_{11} = 6\ t_{PHL} + 5\ t_{PLH} \Rightarrow\ t_{PHL} = \Delta_{11} - \Delta_{10}$$

$$\text{input falling:}\quad \Delta_{11} = 6\ t_{PLH} + 5\ t_{PHL} \Rightarrow\ t_{PLH} = \Delta_{11} - \Delta_{10}$$

برای شبیه‌سازی از مقادیر تیپیک دیتاشیت SN7404 استفاده شده است (tPLH = 12 ns و tPHL = 8 ns در Vcc = 5 V و CL = 15 pF). زمان‌ها در سطح 1.5 V اندازه‌گیری شده‌اند و پایهٔ زمانی اسکوپ حدود 50 ns/div با تریگر روی کانال A تنظیم می‌شود.




شکل ۱۱ – ورودی گیت اول (A)، خروجی گیت دهم (B) و خروجی گیت یازدهم (C) در لبهٔ بالارونده (بالا) و پایین‌رونده (پایین)

کمیت	رابطه	مقدار مورد انتظار
تأخیر تا خروجی گیت ۱۰ (لبهٔ بالارونده)	5tPHL + 5tPLH	100 ns
تأخیر تا خروجی گیت ۱۰ (لبهٔ پایین‌رونده)	5tPHL + 5tPLH	100 ns
تأخیر تا خروجی گیت ۱۱ (ورودی بالارونده)	6tPHL + 5tPLH	108 ns
تأخیر تا خروجی گیت ۱۱ (ورودی پایین‌رونده)	6tPLH + 5tPHL	112 ns
tPHL (tpd-)	Δ11 - Δ10	8 ns
tPLH (tpd+)	Δ11 - Δ10	12 ns
تأخیر متوسط هر گیت	Δ10 / 10	10 ns

اگر به جای 7404 از 74LS04 استفاده شود، مقادیر تیپیک tPLH = 9 ns و tPHL = 10 ns هستند و تأخیر گیت دهم حدود 95 ns خواهد شد. نوع دقیق تراشهٔ استفاده‌شده در جلسهٔ آزمایش ثبت خواهد شد.

۵. پین‌دیاگرام طرح نهایی و تغییرات

در پین‌دیاگرام زیر طبق قواعد دستورکار، تراشهٔ 555 به‌صورت بلوک (نام پایه داخل و شمارهٔ پایه بیرون مستطیل) و گیت‌های 7404 با نماد منطقی و شمارهٔ پایه رسم شده‌اند. پایه‌های تغذیه: NE555 پایهٔ 8 به Vcc و پایهٔ 1 به زمین؛ 7404 پایهٔ 14 به Vcc و پایهٔ 7 به زمین.



شکل ۱۲ – پین‌دیاگرام طرح نهایی

تغییرات نسبت به طرح اولیه: در شبیه‌سازی، طرح نهایی با طرح اولیه تفاوتی ندارد. در پیاده‌سازی واقعی ممکن است این تغییرات لازم شود:

- تأخیر داخلی مقایسه‌گرها و ترانزیستور تخلیهٔ NE555 (حدود 100 ns) به tL اضافه می‌شود و در زمان 1 µs تقریباً 10% خطا می‌دهد. در این صورت Rb کمی کوچک‌تر (مثلاً 1.3 kΩ) انتخاب می‌شود. نسخهٔ CMOS تراشه (7555) که در شکل دستورکار آمده سریع‌تر است و خروجی rail-to-rail دارد.
- تلرانس خازن سرامیکی (±10% یا بیشتر) مستقیماً روی فرکانس اثر می‌گذارد؛ در صورت نیاز فرکانس با پتانسیومتر تنظیم می‌شود.
- برای کاهش نویز، یک خازن 100 nF بین Vcc و زمین نزدیک هر تراشه قرار داده می‌شود.

۶. نتایج مورد انتظار و جمع‌بندی

پارامتر	مقدار طراحی	شبیه‌سازی	اندازه‌گیری در آزمایشگاه
بخش الف – tH / tL	9 / 1 µs	8.97 / 0.99 µs	
بخش الف – فرکانس	100 kHz	100.4 kHz	
بخش ب – Vc min / max	1.67 / 3.33 V	1.67 / 3.33 V	
بخش ج – محدودهٔ فرکانس	20 … 100 kHz	12.6 … 100.5 kHz	
بخش د – tH / tL	1 / 2 µs	0.99 / 1.98 µs	
بخش ه – tPHL / tPLH	8 / 12 ns	8 / 12 ns	

با این طراحی انتظار داریم که در بخش الف پالسی با فرکانس حدود 100 kHz و بخش صفر 1 µs دیده شود و ولتاژ خازن بین 1.67 و 3.33 ولت نوسان کند. در بخش ج با چرخاندن پتانسیومتر فرکانس از حدود 100 kHz تا کمتر از 20 kHz تغییر می‌کند، در حالی که عرض بخش صفر ثابت است. در بخش د پالسی با دوره تناوب 3 µs و بخش یک 1 µs به دست می‌آید. در بخش ه خروجی گیت دهم حدود 100 ns نسبت به ورودی تأخیر دارد و tPLH کمی بزرگ‌تر از tPHL است، زیرا در طبقهٔ خروجی Totem-Pole شارژ بار خروجی از طریق مقاومت و ترانزیستور بالایی کندتر از دشارژ آن از طریق ترانزیستور اشباع پایینی انجام می‌شود. ستون آخر جدول در جلسهٔ آزمایش تکمیل خواهد شد.

۷. منابع

1. دستور کار آزمایشگاه مدار منطقی، دانشکدهٔ مهندسی کامپیوتر، دانشگاه صنعتی شریف، پاییز ۱۳۸۸.
2. Texas Instruments, “NE555 / SA555 / SE555 Precision Timers”, datasheet.
3. Texas Instruments, “SN5404, SN54LS04, SN7404, SN74LS04 Hex Inverters”, datasheet.
4. M. Morris Mano, “Digital Design”, Prentice Hall.